講座をさがす
Find a course
講座の情報については、掲載時から内容に変更がある場合があります。また、募集期間内でも募集を終了している場合がありますので、詳しくは、詳細画面に記載の問い合わせ先へご確認ください。
「講座・研修」詳細
講座
研修
- 講座名
-
HDLテストベンチ設計手法＜FPGA開発シリーズ２＞
- 開催期間
-
2024/08/07〜2024/08/09
- 開催日数
-
3日
- 募集期間
-
2024/03/01〜2024/07/24
- 開催場所
-
高度ポリテクセンター 千葉市美浜区若葉3-1-2
- 受講料
-
29,500円
- 対象者
-
HDLによるFPGA/PLD開発担当者
- 定員
-
14名
内容
HDLによる設計において、テストベンチによる動作検証の効率化は重要です。効果的なテストベンチを作成するための考え方や有効なHDL構文などを理解し、バグの動作検証実習を通してHDLテストベンチ設計手法を習得します。
詳細はお問い合わせください
問い合わせ先
高度ポリテクセンター
- 電話番号
043-296-2582
- FAX番号
043-296-2585
kodo-poly02@jeed.go.jp
- 講座・研修
カテゴリー -
ものづくり（電気・電子）
ID：98311
