PI(パワーインテグリティ)解析を活用した低ノイズ設計技術 | 【長野県】キャリアアップステーションNAGANO

講座をさがす

Find a course

講座の情報については、掲載時から内容に変更がある場合があります。また、募集期間内でも募集を終了している場合がありますので、詳しくは、詳細画面に記載の問い合わせ先へご確認ください。

「講座・研修」詳細

講座
研修
講座名

PI(パワーインテグリティ)解析を活用した低ノイズ設計技術

開催期間

2025/02/06〜2025/02/07

開催日数

2日

募集期間

2024/03/01〜2025/01/23

開催場所

高度ポリテクセンター 千葉市美浜区若葉3-1-2 

受講料

20,000円

対象者

高速デジタル回路設計に従事される方 等

定員

12名

内容

電子回路の低電圧化や高速化が進む中、高品質な基板を設計するためには、SI解析だけでなく、電源ノイズを抑制するためのPI解析が重要です。本セミナーではPI解析の基本原理やシミュレーションなどに加え、そこで選定したパスコンをテスト基盤に実装し、ネットワークアナライザ等の計測器で実測・評価することにより理論と実際の両面から幅広い知識を習得します。

詳細はお問い合わせください

詳細情報URL

https://www.apc.jeed.go.jp/zaishoku/index.html


問い合わせ先

高度ポリテクセンター

電話番号

043-296-2582

FAX番号

043-296-2585

Mail

kodo-poly02@jeed.go.jp


講座・研修
カテゴリー

ものづくり(電気・電子)、ものづくり(機械設計・開発・製図)

ID:104717

ページ上部へ

SHARE

あなたにおすすめの学び
診断 スタート!